

(3) Japanese Patent Application Laid-Open No. 10-199882 (1998)
"SEMICONDUCTOR DEVICE"

The following is English translation of an extract from the above-identified document relevant to the present application.

5 In a semiconductor device having multilayered wiring structure, it is difficult to transfer heat generated in the semiconductor device to upper wiring layer for dissipation, making the semiconductor device prone to deteriorate its features by heat.

Dummy wiring films 3A, 5A, 7A and 9A are provided to each wiring layer in multilayered structure and dummy wiring layers are connected to each other through
10 dummy through holes 4b, 6b, and 8b. Heat generated in a semiconductor substrate 1 can be transferred to upper wiring layer through these dummy wiring layers and dummy through holes, allowing the heat to be efficiently dissipated from the surface of the wiring structure. Further, by providing a heat sink 12 in uppermost layer and connecting it with the dummy wiring 9A through a dummy through hole 10b, heat
15 dissipation is performed more efficiently. And even when interlayer insulating films of low dielectric constant having low thermal conduction are used for each wiring layer for higher integration of the semiconductor device, temperature rise of the device can be controlled and semiconductor device failure by heat can be prevented.

The present invention is characterized in that in a semiconductor device with
20 multilayered wiring structure where a plurality of wiring layers are stacked, a wiring film along with a dummy wiring film are provided to each of said wiring layers, and the dummy wiring films are connected to each other between each upper and lower wiring layers through a dummy through hole provided in each interlayer insulating film for insulating said each wiring layer. Also according to the present invention it
25 is preferable that a heat sink is provided on the uppermost wiring layer and the

dummy wiring film of said uppermost layer is connected to said heat sink through a dummy through hole. In the present invention wiring films and dummy wiring films are formed by metal with high heat conductivity and interlayer insulating films are formed by insulating material with low dielectric constant.

5

Code Description

1 ... semiconductor substrate

2 ... bedding insulating film

3, 5, 7, 9 ... wiring metal film

10 3A, 5A, 7A, 9A ... dummy wiring metal film

4, 6, 8, 10 ... interlayer insulating film

4a, 6a, 8a ... through hole

4b, 6b, 8b, 10b ... dummy through hole

11 ... passivation film

15

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-199882

(43) 公開日 平成10年(1998) 7月31日

(51) Int.Cl.⁸

H 0 1 L 21/3205

21/768

識別記号

F I

H 0 1 L 21/88

21/90

Z

A

審査請求 有 請求項の数 3 O L (全 4 頁)

(21) 出願番号

特願平9-3542

(22) 出願日

平成9年(1997) 1月13日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 塚本 滋彦

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74) 代理人 弁理士 鈴木 章夫

(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 多層配線構造を有する半導体装置では、半導体装置で発生した熱を上層の配線層にまで伝達して表面から放熱させることが困難となり、熱による半導体装置の特性劣化が生じ易い。

【解決手段】 多層構造の配線層のそれぞれにダミー配線膜 3A、5A、7A、9A を設け、各ダミー配線膜をダミースルーホール 4b、6b、8b を通して相互に接続する。半導体基板 1 で発生した熱をこれらダミー配線膜及びダミースルーホールを介して上層の配線層にまで伝達でき、配線構造の表面から効率的に放熱することができる。また、最上層にヒートシンク 12 を設け、このヒートシンクにダミースルーホール 10b を介してダミー配線 9A を接続することで、放熱をより効果的に行うことができ、半導体装置の高集積化を目的として各配線層に熱伝導率の低い低誘電率の層間絶縁膜を使用した場合にもデバイスの温度上昇を抑制することができ、熱による半導体装置の故障を防止することができる。



- 1 半導体基板
- 2 層間絶縁膜
- 3, 5, 7, 9 配線全膜
- 3A, 5A, 7A, 9A ダミー配線全膜
- 4, 6, 8, 10 層間絶縁膜
- 4a, 6a, 8a スルーホール
- 4b, 6b, 8b, 10b ダミースルーホール
- 12 ヒートシンク

【特許請求の範囲】

【請求項1】 複数の配線層が積層配置された多層配線構造を有する半導体装置において、前記配線層にはそれぞれ配線膜と共にダミーの配線膜が形成され、これらダミーの配線膜が前記各配線層を絶縁するための各層間絶縁膜に設けられたダミーのスルーホールを介して上下の配線層間で相互に接続されていることを特徴とする半導体装置。

【請求項2】 最上層の配線層上にヒートシンクが設けられ、前記最上層のダミー配線膜がダミースルーホールを介して前記ヒートシンクに接続される請求項1の半導体装置。

【請求項3】 配線膜及びダミー配線膜は熱伝導率の高い金属で形成され、層間絶縁膜は低誘電率の絶縁材で形成される請求項1または2の半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は半導体装置に関し、特に微細な多層配線構造を有する半導体装置における放熱特性を改善した半導体装置に関する。

【0002】

【従来の技術】 近年、半導体デバイスの高集積化に伴って多層配線化が進められている。この多層配線構造では、多層に積層配置された配線膜を層間絶縁膜によって相互に絶縁する構成がとられるため、この層間絶縁膜の低熱伝導性によって半導体素子で発生した熱がこれら層間絶縁膜に蓄積され、これがデバイスの誤動作の原因になったり、特性が低下されるという問題となっている。特に、最近では多層構造の配線間容量の増加を抑えるために、層間絶縁膜として誘電率の低い膜が使用されているが、このような誘電率の低い膜は熱伝導率が低いために、熱の放出効率が悪く、熱が溜りやすいものとなっている。この場合、配線層上にヒートシンクを配設して放熱効果を高めることが考えられるが、多層配線構造の層間絶縁膜内部での熱伝導性を高めることはできず、特に下層の配線層における熱の蓄積が著しいものとなり、結果として有効な解決策とはなり得ない。

【0003】 一方、特開平5-267295号公報には、多層配線構造にダミー配線膜を設けた構造が提案されている。このダミー配線膜は多層配線構造の平坦化を目的としたものであるが、ダミー配線膜を形成した部分が低熱伝導性の層間絶縁膜から熱伝導性の高い金属に置き換えられることで、層間絶縁膜での熱伝導性を改善し、半導体装置全体としての放熱性を改善する上では有効となる。しかしながら、このダミー配線膜の配置面積にも限界があるため、期待したほどの改善効果を得ることは困難である。

【0004】

【発明が解決しようとする課題】 このように、従来の多層配線構造では、配線間を絶縁するための層間絶縁膜の

低熱伝導性によって半導体素子で発生した熱の放熱性が低く、半導体デバイスの特性を劣化させるという問題がある。また、ダミー配線膜を有する半導体装置では、ダミー配線膜によって層間絶縁膜の体積が低減されるため、放熱特性を改善する上では有利ではあるが、根本的な解決策とはならない。

【0005】 本発明の目的は、多層配線構造の層間絶縁膜に蓄積される熱を有効に放熱して半導体デバイスの熱による特性劣化を防止することを可能とした半導体装置を提供することにある。

【0006】

【課題を解決するための手段】 本発明は、複数の配線層が積層配置された多層配線構造を有する半導体装置において、前記配線層にはそれぞれ配線膜と共にダミーの配線膜が形成され、これらダミーの配線膜が前記各配線層を絶縁するための各層間絶縁膜に設けられたダミーのスルーホールを介して上下の配線層間で相互に接続されていることを特徴とする。また、本発明は、最上層の配線層上にヒートシンクが設けられ、前記最上層のダミー配線膜がダミースルーホールを介して前記ヒートシンクに接続されることが好ましい。本発明においては、配線膜及びダミー配線膜は熱伝導率の高い金属で形成され、層間絶縁膜は低誘電率の絶縁材で形成される。

【0007】

【発明の実施の形態】 次に本発明について図面を参照して説明する。図1は本発明の第1の実施形態を示す断面図であり、ここでは4層構造の多層配線構造に本発明を適用した例を示している。半導体基板1には図外の素子が形成されており、この半導体基板1上に下地絶縁膜2が形成され、この下地絶縁膜2の上に第1配線金属膜3が所要のパターンに形成されている。この第1配線金属膜3としては、例えば10000Åの厚さのアルミニウム合金が用いられる。そして、この第1配線金属膜3を覆うように第1層間絶縁膜4が形成されている。この第1層間絶縁膜4としては、例えば、フッ素含有酸化シリコン膜を10000Åの厚さに形成したものが用いられる。また、この第1層間絶縁膜4の所要箇所にはスルーホール4aが開設され、このスルーホール4aを含む前記第1層間絶縁膜3上に第2配線金属膜5が形成される。以下、同様に、第2層間絶縁膜6、第3配線金属膜7、第3層間絶縁膜8、第4配線金属膜9、第4層間絶縁膜10が形成され、最上にパッシベーション膜11が形成されて4層構造の多層配線構造が構成される。このパッシベーション膜11としては、例えば酸化シリコン膜を500Åの厚さに形成した構成とされる。なお、各層の配線金属膜と層間絶縁膜はそれぞれ前記した材料のものが用いられる。

【0008】 ここで、前記第1ないし第4の各配線金属膜3、5、7、9には、本来の配線金属膜が形成されていない領域にそれぞれダミー配線金属膜3A、5A、7

A, 9Aが形成されている。これらのダミー配線金属膜3A, 5A, 7A, 9Aは、各配線金属膜3, 5, 7, 9と同一材料で同一厚さに形成されている。例えば、本来の配線金属膜は、全面に金属材料を形成した後、これをフォトリソグラフィ技術でエッチングして形成しているが、その際にダミー配線金属膜を同時に形成すればよい。また、第1ないし第3の配線層の各層間絶縁膜4, 6, 8には、各配線金属膜間における本来のスルーホール4a, 6a, 8aとは別にダミースルーホール4b, 6b, 8bが形成されており、このダミースルーホール4b, 6b, 8bによって上下のダミー配線金属膜3a, 5a, 7a, 9aが相互に接続された構成とされている。

【0009】したがって、この第1の実施形態の構成では、半導体基板1の素子で発生した熱は、第1の配線層においては、配線金属膜3、層間絶縁膜4及びダミー配線金属膜3Aにそれぞれ伝達される。層間絶縁膜4は、熱伝導率の悪い低誘電率膜であるフッ素含有酸化シリコン膜で構成されているため、熱が蓄積され易い状態であるが、配線金属膜3及びダミー配線金属膜3Aに伝達された熱は、それぞれスルーホール4a、ダミースルーホール4bを介して上層（第2の配線層）の配線金属膜5とダミー配線金属膜5Aにそれぞれ伝達される。これにより、本来の配線金属膜のみが存在する場合よりも、ダミー配線金属膜が設けられている分、上層への熱の伝達効果を高めることができる。第2の配線層に伝達された熱は、同様にして配線金属膜5、ダミー配線金属膜5Aからスルーホール6a、ダミースルーホール6bを介して第3の配線層に伝達され、さらに同様にして第4の配線層に伝達される。このため、半導体基板1の熱は、配線金属膜3, 5, 7, 9及びダミー配線金属膜3A, 5A, 7A, 9Aを介して効率良く最上層の第4の配線層まで伝達され、最上層面から放熱されることになる。これらより、熱の溜まりやすい低誘電率の層間絶縁膜の多層配線構造を有する半導体装置においても、高温による半導体装置の特性劣化を防止することが可能となる。

【0010】図2は本発明の第2の実施形態の断面図である。この実施形態においても第1の実施形態と同様に4層の多層配線構造に本発明を適用した例を示しており、半導体基板1上に下地絶縁膜2を形成し、その上に第1ないし第4の配線層を形成している。なお、第1の実施形態と等価な部分には同一符号を付しており、その詳細な説明は省略している。この第2の実施形態では、最上のパッシベーション層は形成されておらず、その代わりに金属板で構成されたヒートシンク12が配置され、かつ第4配線層の層間絶縁膜10に形成されたダミースルーホール10bによってこのヒートシンク12と第4配線層のダミー配線金属膜9Aとが接続されている。

【0011】この第2の実施形態においても、半導体基

板1の素子で発生した熱は、第1配線層から第4配線層に向けて、各配線層の配線金属膜3, 5, 7, 9とダミー配線金属膜3A, 5A, 7A, 9Aおよびスルーホール4a, 6a, 8aとダミースルーホール4b, 6b, 8bを介して順次伝達される。そして、最終的に第4配線層まで伝達された熱のうち、配線金属膜9に伝達された熱は層間絶縁膜10を通してヒートシンク12に伝達され、ダミー配線金属膜9Aに伝達された熱はダミースルーホール10bを介して直接的にヒートシンク12に伝達され、それぞれヒートシンク12の全面から放熱される。これにより、各配線層の層間絶縁膜の熱伝導率が低い場合でも、効率良く放熱を行うことが可能となる。なお、この実施形態ではヒートシンク12からの放熱を行うことで、第4配線層にまで伝達された熱を第1の実施形態よりも高い効率で放熱することが可能となる。

【0012】なお、図3に示すように、前記第1の実施形態においても、最上層のパッシベーション膜11の上側にヒートシンク12を配置した構成としても、第4配線層のダミー配線金属膜9Aまで伝達された熱がパッシベーション膜11を介してヒートシンク12に伝達され、ここから放熱されることになる。これにより、図1の構成に比較して放熱効果を高めることは可能である。

【0013】

【発明の効果】以上説明したように本発明は、多層構造の配線層のそれぞれにダミー配線膜を設け、各ダミー配線膜をダミースルーホールを通して相互に接続しているため、半導体装置で発生した熱をダミー配線膜及びダミースルーホールを介して上層の配線層にまで伝達でき、配線構造の表面から効率的に放熱することができる。また、最上層にヒートシンクを設け、このヒートシンクにダミースルーホールを介してダミー配線を接続することで、放熱をより効果的に行うことができる。これにより、半導体装置の高集積化を目的として各配線層に熱伝導率の低い低誘電率の層間絶縁膜を使用した場合にもデバイスの温度上昇を抑制することができ、熱による半導体装置の故障を防止することができる効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施形態の断面図である。

【図2】本発明の第2の実施形態の断面図である。


【図3】本発明の第1の実施形態の変形例を示す図である。

【符号の説明】

- 1 半導体基板
- 2 下地絶縁膜
- 3, 5, 7, 9 配線金属膜
- 3A, 5A, 7A, 9A ダミー配線金属膜
- 4, 6, 8, 10 層間絶縁膜
- 4a, 6a, 8a スルーホール
- 4b, 6b, 8b, 10b ダミースルーホール
- 11 パッシベーション膜


12 ヒートシンク

【図1】




- 1 半導体基板
- 2 下地絶縁膜
- 3, 5, 7, 9 配線金属膜
- 3A, 5A, 7A, 9A ダミー配線金属膜
- 4, 6, 8, 10 層間絶縁膜
- 4a, 6a, 8a スルーホール
- 4b, 6b, 8b ダミースルーホール
- 11 パッシベーション膜

【図2】



- 1 半導体基板
- 2 下地絶縁膜
- 3, 5, 7, 9 配線金属膜
- 3A, 5A, 7A, 9A ダミー配線金属膜
- 4, 6, 8, 10 層間絶縁膜
- 4a, 6a, 8a スルーホール
- 4b, 6b, 8b, 10b ダミースルーホール
- 12 ヒートシンク

【図3】



- 1 半導体基板
- 2 下地絶縁膜
- 3, 5, 7, 9 配線金属膜
- 3A, 5A, 7A, 9A ダミー配線金属膜
- 4, 6, 8, 10 層間絶縁膜
- 4a, 6a, 8a スルーホール
- 4b, 6b, 8b ダミースルーホール
- 11 パッシベーション膜
- 12 ヒートシンク